### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05260413 A

(43) Date of publication of application: 08.10.93

(51) Int. CI **H04N** 5/60 **H03D** 3/06

(21) Application number: 04086224

(22) Date of filing: 10.03.92

(71) Applicant:

**FUJITSU GENERAL LTD** 

**FUJITSU LTD** 

(72) Inventor:

OKADA KAZUO KAMO YOSHIHIKO


#### (54) DATA TRANSMISSION CIRCUIT

## (57) Abstract:

PURPOSE: To obtain a simple circuit able to implement digital processing completely.

CONSTITUTION: A carrier of an inputted QPSK signal and a recovered carrier are controlled so that their phase difference is made zero. An A/D converter 41 is interposed between a QPSK input terminal 26 and multipliers 37, 38, digital devices are employed for the multipliers 37, 38 and LPFs 39, 40, a D/A converter 42 is interposed between a signal processing circuit 33 and a VCO 45, a frequency divider circuit 46 is coupled with an output of the VCO 45 comprising a rectangular wave oscillator, and a 1st ROM 47 and a 2nd ROM 48 are interposed between the two multipliers 37, 38 and the frequency divider circuit 46 respectively. The inputted QPSK signal is converted into a digital signal immediately by the A/D converter 41 and multiplied with the signal generated from the 1st, 2nd ROMs 47, 48 at the multipliers 37, 38, the resulting signal is given to the LPFs 39, 40 and the signal processing circuit 33, in which data are recovered, the data are outputted from a data output terminal 43, a clock is outputted from a clock output terminal 44 and a phase difference signal is outputted to the D/A converter 42 respectively.

COPYRIGHT: (C)1993,JPO&Japio



(19)日本国特許庁(JP)

# (12) 公 開 特 許 公 報 (A)

F I

(11)特許出願公開番号

# 特開平5-260413

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl.5

H03D

識別記号

庁内整理番号

技術表示箇所

H04N 5/60

3/06

102 Z

D 4239-5 J

審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号

特願平4-86224

(22)出願日

平成 4年(1992) 3月10日

(71)出願人 000006611

株式会社富士通ゼネラル

神奈川県川崎市高津区末長1116番地

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 岡田 一夫

神奈川県川崎市高津区末長1116番地 株式

会社富士通ゼネラル内

(72)発明者 加茂 良彦

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 古澤 俊明 (外1名)


## (54)【発明の名称】 データ伝送回路

(57)【要約】

(修正有)

【目的】 簡単な回路で、しかも、完全にディジタル処 理のできる回路を得る。

【構成】 入力したQPSK信号の搬送波と再生搬送波 の位相差が0となるように制御するようにしたものにお いて、QPSK入力端子と乗算器との間にA/D変換器 41を介在し、乗算器37,38およびLPF39,4 Oはディジタル形を用い、信号処理回路33とVCO4 5との間にD/A変換器42を介在し、矩形波発振器か らなるVCOの出力側に分周回路46を結合し、この分 周回路と2つの乗算器との間にそれぞれ第1ROMと第 2ROMとを介在して構成する。入力したQPSK信号 はA/D変換器ですぐにディジタル変換し、乗算器で第 1、第2のROMで発生した信号と乗算され、そのデー タは、LPFと、信号処理回路によってデータが再生さ れデータ出力端子43にデータが、クロック出力端子4 4にクロックが、またD/A変換器42に位相差信号が 出力する。



# 【特許請求の範囲】

QPSK入力端子に入力したQPSK信 【請求項1】 号を2つに分岐し、それぞれ乗算器、LPFを介して信 号処理回路に結合し、この信号処理回路から復調出力と 位相差出力とを得て、この位相差出力をVCOを介して 前記一方の乗算器には移相した信号を送り、他方の乗算 器にはそのまま送ることにより入力した搬送波と再生搬 送波の位相差が0となるように制御するようにしたもの において、前記QPSK入力端子と乗算器との間にA/ D変換器を介在し、前記乗算器およびLPFはディジタ ル形を用い、前記信号処理回路とVCOとの間にD/A 変換器を介在し、前記VCOは、矩形波発振器からな り、このVCOの出力側に分周回路を結合し、この分周 回路と前記2つの乗算器との間にそれぞれ第1ROMと 第2ROMとを介在してなることを特徴とするデータ伝 送回路。

# 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、衛星放送受信機におけ る音声信号を復調するための4位相復調回路などのサン プリング型データ伝送回路に関するものである。

[0002]

【従来の技術】一般に、衛星放送受信機は第3図に示す ように、放送衛星11からの電波をパラボラアンテナ1 2で受信し、BSコンバータ13で1GHzの中間周波 数帯に変換し、BSチューナ14に送られる。このBS チューナ14では選局回路15により希望するチャンネ ルを選択し、FM復調回路16でFM復調をした後、映 像-音声分離回路17で映像信号と音声信号に分離す る。このうち、映像信号はデエンファシス回路18、エ ネルギー拡散信号除去回路19によってもとの映像信号 を再生し、テレビ受像機20の映像入力端子21に加え る。他方、音声信号は4位相復調(以下QPSKという) 回路22、PCM復調回路23によって復調し、デエン ファシス回路24によってもとの音声信号に再生する。 そして前記テレビ受像機20の音声入力端子25に加え る。このようにして衛星放送の受信を可能とする。

【0003】以上のような衛星放送受信機において、従 来のQPSK回路22は、第2図のように構成されてい た。この従来のQPSK回路22において、QPSK信 40 号は、乗算器27、28、アナログ型LPF29、3 0、A/D変換器31、32を通り、位相差検出のため のディジタル信号処理回路33に送られる。このディジ タル信号処理回路33では、QPSK信号の発生側の搬 送波の位相と、VCO34から発生する再生搬送波の位 相差を比較し、その差が0となるようにD/A変換器3 6を介してVCO34に制御信号を加える。このVCO 34からの発振信号は、一方の乗算器27に-90°移 相器35を介して送られ。 また他方の乗算器28にその まま送られて入力したQPSK信号と乗算される。そし 50 したがって、乗算器37、38では、ディジタルのQP

て位相差が次第にOになって、復調信号としてA/D変 換器31、32を経てディジタル信号処理回路33から 出力する。

【0004】以上のQPSK回路22には、QPSK信 号の位相成分を検出するため、乗算器27、28とLP F29、30が従属して接続されている。ここで、QP SK信号を $cos(\omega ct + \phi)$ と表わし、再生搬送波を cos ωctと表わすと、乗算器27による乗算結果  $t_1/2 \cdot \{cos(2\omega ct + \phi) + cos\phi\}$ となり、 後続のLPF29により、cos ø成分だけが取り出さ れ、同様に、LPF30により、sin ø成分が得られ

[0005]

【発明が解決しようとする課題】しかるに、従来のQP SK回路22は、2個のA/D変換器31、32を必要 とするために、回路構成が複雑になる。また、-90° 移相器35はアナログ信号で処理していたので、90° の位相差が温度変化などで変動することがあり、この変 動のため、受信信号からデータを再生するとき、誤りが 増加する原因となるなどの問題があった。

【0006】本発明は、簡単な回路で、しかも、完全に ディジタル処理のできる回路を得ることを目的とする。 [0007]

【課題を解決するための手段】本発明は、QPSK入力 端子に入力したQPSK信号を2つに分岐し、それぞれ 乗算器、LPFを介して信号処理回路に結合し、この信 号処理回路から復調出力と位相差出力とを得て、この位 相差出力をVCOを介して前記一方の乗算器には移相し た信号を送り、他方の乗算器にはそのまま送ることによ り入力した搬送波と再生搬送波の位相差が0となるよう に制御するようにしたものにおいて、前記QPSK入力 端子と乗算器との間にA/D変換器を介在し、前記乗算 器およびLPFはディジタル形を用い、前記信号処理回 路とVCOとの間にD/A変換器を介在し、前記VCO は、矩形波発振器からなり、このVCOの出力側に分周 回路を結合し、この分周回路と前記2つの乗算器との間 にそれぞれ第1ROMと第2ROMとを介在してなるこ とを特徴とするデータ伝送回路である。

[0008]

【作用】入力したQPSK信号はA/D変換器41です ぐにディジタル値に変換し、乗算器37、38で第1の ROM47と第2のROM48で発生した信号と乗算さ れる。乗算されたデータは、LPF39、40と、信号 処理回路33によってデータが再生される。

【0009】ここで、サンプリング間隔を再生搬送波と 同期したN分周で行うものとする。例えば、N=4でサ ンプリングすると、第1のROM47では、+1,+ 1, -1, -1, …となり、第2のROM48では、-1, +1, +1, -1, …となり、+1か-1となる。

3

SK信号に+1または−1を乗算して次段の回路へ送られる。

### [0010]

【実施例】以下、本発明の一実施例を第1図に基き説明する。第1図において、26はQPSK信号入力端子で、このQPSK信号入力端子26に直接A/D変換器41をを結合する。この直接A/D変換器41の出力側は、2つに分岐され、それぞれディジタル型の乗算器37、38に結合され、さらにディジタル型のLPF39、40に結合されている。これらのディジタル型のLPF39、40は、位相差検出のためのディジタル信号処理回路33に結合され、このディジタル信号処理回路33に結合され、このディジタル信号処理回路33に結合されている。

【0011】 このD/A変換器42には、N×f0Hzの矩形波を発振するVCO45が結合され、このVCO45の出力側にカウンタからなりN分周する分周器46が結合され、この分周器46の出力側を2つに分岐してそれぞれ第1のROM47と第2のROM48を介して前記乗算器37、38に結合されている。

【0012】以上のような構成において、QPSK信号 入力端子26に入力したQPSK信号は、A/D変換器 41ですぐにディジタル値に変換して乗算器37、38 へ送られる。この乗算器37、38では、第1のROM 47と第2のROM48で発生した信号と乗算される。 この乗算されたデータは、前記ディジタル型のLPF3 9、40と、位相差検出のためのディジタル信号処理回 路33によってデータが再生され、データ出力端子43 にデータが出力し、クロック出力端子44にクロックが 出力し、D/A変換器42に位相差信号が出力する。 【0013】ここで、再生搬送波とQPSK信号とをデ ィジタル的に乗算するためには、乗算を一定時間間隔で 区切って行う必要があり、また、その間隔はサンプリン グ定理を満足する程度に短くなければならない。そこ で、この間隔を図4における再生搬送波と同期したN分 周で行うものとする。例えば第4図において、N=4で サンプリングすると、第1のROM47では、+1, +1, -1, -1, …となり、第2のROM48では、90°の位相差を有することから、-1, +1, +1, -1, …となり、+1か-1となる。したがって、乗算器 37、38では、ディジタルのQPSK信号に+1または-1を乗算して次段の回路へ送られる。

#### [0014]

【発明の効果】本発明は上述のように構成したので、回路構成が簡単になる。また、-90°移相はディジタル信号で処理するようにしたので、90°の位相差が温度変化などで変動することがなく、受信信号からデータを再生するとき、誤りが発生せず、信頼性の高い回路となる。

#### 【図面の簡単な説明】

【図1】本発明によるデータ伝送回路の一実施例を示す ブロック図である。

【図2】 従来のデータ伝送回路のブロック図である。


【図3】一般的な衛星放送受信機のブロック図である。

【図4】波形図である。


#### 0 【符号の説明】

11…放送衛星、12…パラボラアンテナ、13…BS コンバータ、14…BSチューナ、15…選局回路、1 6…FM復調回路、17…映像一音声分離回路、18… デエンファシス回路、19…エネルギー拡散信号除去回 路、20…テレビ受像機、21…映像入力端子、22… QPSK (4位相復調) 回路、23…PCM復調回路、 24…デエンファシス回路、25…音声入力端子、26 …QPSK入力端子、27、28…アナログ乗算器、2 9、30…アナログLPF、31、32…A/D変換 器、33…信号処理回路、34…矩形波VCO、35… -90°移相器、36…D/A変換器、37、38…デ ィジタル乗算器、39、40…ディジタルLPF、41 …A/D変換器、42…D/A変換器、43…データ出 力端子、44…クロック出力端子、45…矩形波VC O、46…分周回路、47…第1のROM、48…第2 のROM。


【図4】



【図1】



【図2】



【図3】

